

(11)Publication number:

06-291618

(43) Date of publication of application: 18.10.1994

(51)Int.CI.

H03K 3/356

(21)Application number: 05-072350

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

(72)Inventor: SESHIMO TOSHIKI


MATSUO YOSHIKO WAKIMOTO KEIJI TERADA TOSHIYUKI

(54) DATA HOLDING CIRCUIT

(57)Abstract:

PURPOSE: To suppress the degradation of an output waveform at the time of a high-speed operation by additionally allowing a current to flow from an additional current source parallelly connected with a constant current source only when switching a switching circuit from a data holding state to a data fetching state. CONSTITUTION: At this data holding circuit, when a select signal S is set at an H level, data D and DN are fetched and while a select signal SN is kept at the H level, the data D and DN are held by a circuit composed of MESFET 103 and 104 or the like. The holding circuit is provided with an additional current source 170 and only when switching a switching circuit 150 from the data holding state to the data fetching state, the additional current flows to the current source 170. Thus, since a current to flow to an MESFET 107 can be increased when starting the fetching state, the rise of an output signal OUT and the fall of an output signal OUTN can be made sharp. Therefore, the amplitude of the output signals OUT and OUTN can be enlarged.

30.03.1993





(19)日本国特許庁 (JP) (12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-291618

(43)公開日 平成6年(1994)10月18日

(51) Int. CI. 5

識別記号 庁内整理番号 FΙ

技術表示箇所

HO3K 3/356

C 8124-5J

審査請求 未請求 請求項の数2 〇L (全7頁)

(21)出願番号·

特願平5-72350

(22)出願日

平成5年(1993)3月30日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 瀬 下 敏 樹

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72) 発明者 松 尾 佳 子

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72) 発明者 脇 本 啓 嗣

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(74)代理人 弁理士 佐藤 一雄 (外3名)


最終頁に続く

(54) 【発明の名称】データ保持回路

(57)【要約】

【目的】 高速動作時の出力波形の劣化を抑えることが できるデータ保持回路を提供する。

【構成】 入力された選択信号S, SNに基づいてデー 夕取込状態とデータ保持状態との切り換えを行なう切換 回路150と、切換回路150に定電流を流す定電流源 160と、切換回路150がデータ保持状態からデータ 取込状態へ切り換わるときにのみ付加的な電流を流す、 定電流源160と並列に接続された付加電流源170と を備えている。



特開平6-291618

【特許請求の範囲】

【請求項1】入力された選択信号に基づいて、データ取込状態とデータ保持状態との切り換えを行なう切換回路と、

1

この切換回路に定電流を流す定電流源と、

前記切換回路が前記データ保持状態から前記データ取込状態へ切り換わるときにのみ付加的な電流を流す、前記 定電流源と並列に接続された付加電流源と、

を備えたことを特徴とするデータ保持回路。

【請求項2】前記切換回路が、前記取り込み状態でハイレベルとなる前記選択信号をゲートから入力する切換用 電界効果トランジスタを有し、

前記付加電流源が、前記定電流源と並列になるように前記切換用電界効果トランジスタに接続された付加電流用電界効果トランジスタと、定常的には電流が流れないようなパイアス電圧をこの付加電流用電界効果トランジスタのゲートと前記切換用電界効果トランジスタのゲートと前記切換用電界効果トランジスタとの間に設けられたカップリング容量とを有する。

ことを特徴とする請求項1記載のデータ保持回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えばマスタスレープ型のDタイプフリップフロップ(DFF)やTタイプフリップフロップ(TFF)等に使用されるデータ保持回路に関するものである。

[0002]

【従来の技術】従来のデータ保持回路について、GaAsを用いた超高速ICを例に採って説明する。GaAsICは、例えば、光通信システム等の超高速通信システム用のICとして使用されている。

【0003】GaAsICを構成するための回路としては、DCFL (Direct Couple FETLogic)回路やSCFL (Source Coupled FET Logic)回路等が知られている。この中でも、超高速通信システム用のICとしては、SCFL回路が特に適している。これは、SCFL回路は論理能力が大きいため、超高速回路の主要な回路要素であるTFFやDFF等を2ゲートで構成でき、高速化を図りやすいからである。

【0004】以下、SCFL回路で構成された従来のデータ保持回路について、このデータ保持回路をマスタスレープ型のTFFに使用した場合を例にとって説明する。図4は、かかるTFFの一構成例を示す電気回路図である。

【0005】図4に示したTFFは、マスタ段としてのデータ保持回路200′と、スレーブ段としてのデータ保持回路300′とを備えている。同図において、201~211, 301~311はGaAsMESFET

(Metal Semiconductor FieldEffect Transistor) で

ある。また、221~226,321~326は抵抗、231,232,331,332はダイオードである。この回路では、スレーブ段としてのデータ保持回路300′の出力を、TFFの出力とするとともにマスタ段としてのデータ保持回路200′に入力することにより、TFFとしての動作を可能にしている。

【0006】このように構成されたTFFでは、入力クロック信号CKがハイレベルのとき(すなわち入力クロック信号CKNがローレベルのとき)にデータ入力端子241、242からのデータの取り込みが行われ、入力クロック信号CKがローレベルのとき(入力クロック信号CKNがハイレベルのとき)には当該入力データが保持される。したがって、このTFFは、入力クロック信号CK、CKNの1周期の間は一定の信号レベルを維持するので、この入力クロック信号CK、CKNの1/2の周期を有することとなる。

[0007]

30

40

【発明が解決しようとする課題】このようなデータ保持回路を超高速通信システム用のICに使用する場合には、高速の信号を扱うため、高速で動作させる(すなわち動作周波数を高くする)ことが必要となる。

【0008】しかしながら、上述したような従来のデータ保持回路では、十分な動作速度を得ることができなかった。これは、動作速度を高くしていくにしたがって出力波形の劣化が激しくなり、誤動作が生じやすくなるためである。

【0009】図5(a)に、図4に示したTFFの最大動作周波数近傍での出力信号OUT、OUTNの波形を示す。また、図5(b)は、出力信号OUT、OUTNの理想的な波形を示している。さらに、図5(c)は、これらの出力波形に対応する入力クロック信号CK、CKNの波形を示している。

【0010】同図からわかるように、動作周波数を最大動作周波数近傍まで高くすると、出力信号OUT、OUTNの波形が劣化して、波形の立上がり時間が入力クロック信号CK、CKNの波形の2倍程度になってしまう。また、それに伴い、出力波形の振幅も実質的に小さくなる。そして、動作周波数をさらに高くして最大動作周波数よりも高くすると、出力信号OUT、OUTNの波形がさらに劣化し、誤動作が生じてしまうようになる。

【0011】なお、出力信号OUT、OUTNの波形の 劣化を整形することは、波形整形用の出力バッファを用いても期待できない。これは、同じ性能のFETを用いてTFFと出力パッファとを構成した場合には、TFFの1/2分周出力信号を増幅する力はほとんどないからである。すなわち、出力パッファを増幅器と考えた場合、1/2分周出力のTFFの最大動作周波数近傍では、この増幅器の利得はほとんどない。

50 【0012】また、TFFでは、出力信号がマスタ段の

3

データ保持回路にフィードバックされるので、出力信号 OUT, OUTNの波形の劣化は、最大動作周波数自体 を低下させる原因ともなっていた。

【0013】本発明は、このような従来技術の欠点に鑑みてなされたものであり、高速動作時の出力波形の劣化を抑えることができるデータ保持回路を提供することを目的とする。

[0014]

【課題を解決するための手段】本発明に係わるデータ保持回路は、入力された選択信号に基づいて、データ取込 10 る。状態とデータ保持状態との切り換えを行なう切換回路 (0 と、この切換回路に定電流を流す定電流源と、前記切換回路が前記データ保持状態から前記データ取込状態へ切り換わるとぎにのみ付加的な電流を流す、前記定電流源と並列に接続された付加電流源と、を備えたことを特徴とする。

[0015]

【作用】本発明では、切換回路がデータ保持状態からデータ取込状態へ切り換わるときは、定電流源による電流5、126を介して電源端子146に接続されている。一夕取込状態へ切り換わるときは、定電流源による電流ここで、MESFET109および抵抗124により、に加えて付加電流源が付加的な電流を流し、それ以外のときは定電流源による電流のみが流れるようにしたので、
高速動作時の出力波形の劣化を防止することができで、
る。20で、高速動作時の出力波形の劣化を防止することができる。(0024】上述のMESFET107のソースには、
MESFET112のドレインが接続されている。ま

[0016]

【実施例】 (実施例1) 以下、本発明の一実施例に係わるデータ保持回路について、本発明をGaAsICに適用した場合を例に採って説明する。

【0017】まず、本実施例に係わるデータ保持回路の 構成について、図1を用いて説明する。

【0018】図1において、入力端子141はMES、FET101のゲートに接続され、入力端子142はMESFET102のゲートに接続されている。また、MESFET102のゲートに接続されている。また、MESFET101のドレインは抵抗121、123を介して接地されており、同様に、MESFET102のドレインは抵抗122、123を介して接地されている。ここで、このMESFET101のドレインと抵抗121との接点をP、、MESFET102のドレインと抵抗121との接点をP、とする。

【0019】接点P1, P2には、それぞれ、MESFET105, 106のゲートも接続されている。MESFET105, 106は、それぞれドレインが接地されるとともに、ソースがそれぞれダイオード131, 132のアノードに接続されている。

【0020】さらに、これらの接点P、、P、には、それぞれ、MESFET103、104のドレインも接続されている。また、これらのMESFET103、104のゲートは、それぞれ上述のダイオード132、131のカソードに接続されるとともに、出力端子147、148にも接続されている。

【0021】MESFET101, 102のソースは、

ともにMESFET107のドレインに接続されている。これと同様に、MESFET103、104のソースは、ともにMESFET108のドレインに接続されている。また、これらのMESFET107、108のゲートは、それぞれ、クロック信号の入力端子143、144に接続されている。さらに、MESFET107、108のソースは、ともにMESFET109のドレインに接続されている。このMESFET107、108により、本発明の切換回路150が構成されている。

【0022】ここで、上述したダイオード131,13 2のカソードは、MESFET110,111のドレインにも接続されている。

【0023】MESFET109,1110,111のゲートは、それぞれ定電流源パイアス端子145に接続されている。また、これらのMESFET109,110,1110ツースは、それぞれ、抵抗124,125,126を介して電源端子146に接続されている。ここで、MESFET109および抵抗124により、切換回路140用の定電流源(すなわち本発明の定電流源)160が構成されている。

【0024】上述のMESFET107のソースには、MESFET112のドレインが接続されている。また、MESFET112のソースは、電源端子146に接続されている。さらに、このMESFET112のゲートは、容量133を介してクロック信号の入力端子143と接続されるとともに、抵抗127を介して電源端子146とも接続されている。これらのMESFET112、容量133および抵抗127により、本発明の付加電流源170が構成されている。

【0025】ここで、本実施例では、付加電流源170のMESFET112のしきい値電圧を0Vとし、他の・MESFET101~111のしきい値電圧を-0.2 Vとした。

【0026】次に、図1に示したデータ保持回路100の動作について、図2を参照しつつ説明する。ここで、図2は、選択信号S, SNの波形を示している。

【0027】MESFET109,1110,111のゲートにはパイアス電圧VBが与えられており、一定のド40 レイン電流が流れている。入力端子Dからの入力信号がハイレベル(すなわち、入力端子DNの入力信号がローレベル)であったとすると、MESFET101のゲートはハイレベル、MESFET102のゲートはローレベルとなるので、MESFET101はオンし、MESFET102はオフする。

【0028】 ここで、選択信号Sがローレベルからハイレベルに変化すると、この変化の期間(図2のBからDまでの期間)中は、容量133によるカップリング効果により、MESFET112のゲート電圧は上昇し、このMESFET112がオンする。また、この選択信号

10

20

50

6

Sがデータ取り込み状態に切り替わると(図2のC)、 このMESFET107がオン状態となる(このとき選 択信号SNはローレベルとなるのでMESFET108

はオフする)。

【0029】これにより、MESFET101には電流が流れるため接点P」の電位はローレベルとなるが、MESFET102には電流が流れないので接点P」の電位はハイレベルとなる。このため、ソースフォロアFETであるMESFET105及びダイオード131を介して接続される出力端子はローレベルとなり、また、ダイオード132の出力端子はハイレベルとなる。よって、MESFET103のゲートはハイレベルとなる。MESFET104のゲートはローレベルとなる。

【0030】なお、選択信号の信号レベルがピークに達すると(図2のD)、それ以降は容量133によるカップリング効果によりMESFET112のゲート電位はパイアス電位であるVSSよりも下がり、このMESFET112はオフする。

【0031】そして、選択信号Sがハイレベルからローレベルに変化し、同時に選択信号SNがローレベルからハイレベルとなると、MESFET108がオンし、MESFET107はオフするので、接点P., P. の電位はMESFET103, 104に支配され、そのままの信号レベル(ここではP, がローレベルでP, がハイレベル)に維持される。

【0032】このようにして、本実施例のデータ保持回路100では、選択信号SがハイレベルのときにデータD、DNが取り込まれ、選択信号SNがハイレベルの期間中はこのデータD、DNがMESFET103、104等からなる回路によって保持される。

【0033】上述のように、本実施例のデータ保持回路では、付加電流源170を設け、切換回路150がデータ保持状態からデータ取込状態へ切り換わるとき(すなわち図2のBからDまでの期間)にのみ、この付加電流源170に付加的な電流が流れるように構成されている。これにより、取り込み状態の開始時に、MESFET107(ひいてはMESFET101またはMESFET107(ひいてはMESFET101またはMESFET102のオンしている方)に流れる電流を増加といることができるので、出力信号〇UTの立上がりおよび出力信号〇UTNの立ち下がりを急俊なものとすることができる。そして、その分、出力信号〇UT、〇UTNの振幅を大きくすることができる。

【0034】さらに、データ保持状態からデータ取込状態へ切り換わるとき以外の期間は、この付加電流源170には付加的な電流が流れないので、TFF全体としての遅延時間の増大を抑えることができる。すなわち、付加電流源170に定常的に電流が流れることとすると、定電流源160の電流値を大きくしたことと同じであり、DC的な論理振幅が増加して遅延時間の増大を招くが、本実施例では電流値の増大を上述の期間に限ってい

るので遅延時間の増大を抑えることができるのである。 【0035】ここで、本実施例では、「データ保持状態からデータ取込状態へ切り換わるとき」を図2のBから Dまでの期間としたが、付加電流源170に付加的な電流が流れ始めるのはMESFET103、104による データの保持が確定した後であればよく、また、付加的な電流が流れなくなるのは出力信号OUTの立上がりおよび出力信号OUTNの立ち下がりが行われた後であればよい。

[0036] なお、選択信号S、SNが保持状態を選択してから(図2のA) MESFET103、104によるデータの保持が確定するまでには一定の時間を要するので、注意しなければならない。MESFET103、104によるデータの保持が確定する前に付加的な電流が流れ始めると、上述のような遅延時間の増大を招くからである。

【0037】(実施例2)次に、本発明の第2の実施例として、上述の実施例1で示したデータ保持回路を用いて構成したTFFについて説明する。

【0038】図3は、本実施例に係わるTFFの回路構成を示す電気回路図である。同図に示したTFFは、マスタ段としてのデータ保持回路200と、スレーブ段としてのデータ保持回路300とを備えている。各データ保持回路200、300の内部構成は上述の実施例1で示したデータ保持回路100と同様であるので、説明を省略する。

【0039】マスタ段としてのデータ保持回路200には、実施例1に係わるデータ保持回路100の選択信号 Sとして入力クロック信号CKが入力されており、ま た、選択信号SNとして入力クロック信号CKNが入力 されている。逆に、スレープ段としてのデータ保持回路 300に対しては、選択信号Sとして入力クロック信号 CKNが入力されており、選択信号SNとして入力クロック信号CKが入力されている。

【0040】また、この回路では、スレーブ段としてのデータ保持回路300の出力端子147′の出力をマスタ段としてのデータ保持回路200の入力端子142から取り込み、また、データ保持回路300の出力端子148′の出力をマスタ段としてのデータ保持回路200の入力端子141から取り込むこととしている。すなわち、入力データDとして入力端子141から取り込まれ、入力データDNとして入力端子142から取り込まれたデータは次回には入力データDNとして入力端子142から取り込まれたデータは次回には入力データDとして入力端子141から取り込まれた。これにより、この回路は、TFFとして動作する。

【0041】本実施例のTFFでも、上述の実施例1の場合と同様、データ保持回路200,300にそれぞれ付加電流源170を設け、各データ保持回路200,3 00の切換回路150がデータ保持状態からデータ取込

状態へ切り換わるときにのみ、この付加電流源170に 付加的な電流が流れるように構成されている。

【0042】これにより、取り込み状態の開始時に流れ る電流を増加させることができるので、出力信号OUT の立上がりおよび出力信号OUTNの立ち下がりを急俊 なものとすることができ、したがって、理想状態に近い 出力波形(図5(b)参照)を得ることができた。そし て、その分、出力信号OUT、OUTNの論理振幅を大 きくすることができた。さらに、本実施例に係わるTF Fによれば、出力波形の劣化を防止することができるこ 10 ることも可能となる。 とより、最大動作周波数自体を向上させることもでき た。

【0043】本発明者が、本実施例に係わるTFFの回 路シミュレーションを行い、従来のTFF(図4参照) と比較したところ、出力信号の論理振幅は、従来のTF Fが0.73Vであったのに対して本実施例のTFFで は0.95 Vであり、約30%向上した。また、最大動 作周波数は、従来のTFFが16.4GHzであったの に対して本実施例のTFFでは18.0GHzであり、 約10%向上した。

【0044】なお、このシミュレーションのモデルとな るMESFETとしては、p型埋め込みプロセスを用い ることおよび半絶縁性GaAs基板にシリコンの選択イ オン注入を行うことにより活性層を形成したのちゲート にタングステン層とタングステンナイトライド層とを積 層して構成されたものを使用し、ゲート長Lgを0.3 5 μ m、論理振幅の設計値を 0. 9 V、導通時のゲート ・ソース間電圧を 0. 35 V、電源電圧 V: , を - 5. 2 V、パイアス電圧V。を-4.5 Vをとした。また、ゲ ート幅は、スイッチング段を形成するMESFETにつ 30 いては28μm、ソースフォロア段を形成するMESF ETについては56 umとした。

【0045】以上、本発明について、GaAsMESF ETを用いたSCFL回路で構成したデータ保持回路お よびTFFを例にとって説明したが、例えば、DFF (Dタイプフリップフロップ) の場合でも同様の効果を 得ることができる。

【0046】また、SCFL回路に代えて、例えばSi ECLを用いた場合でも同様の効果を得ることができ

[0047]

【発明の効果】以上詳細に説明したように、本発明によ れば、高速動作時の出力波形の劣化を抑えることができ るデータ保持回路を提供することが可能となる。

【0048】さらに、本発明のデータ保持回路を用いて TFFを構成した場合には、最大動作周波数を向上させ

【図面の簡単な説明】

【図1】本発明の一実施例に係わるデータ保持回路の構 成を示す電気回路図である。

【図2】図1に示したデータ保持回路に入力される選択 信号の信号波形を示すグラフである。

【図3】本発明の第2の実施例としてのトグルフリップ フロップの構成を示す電気回路図である。

【図4】従来のデータ保持回路を用いたトグルフリップ ・ フロップの構成を示す電気回路図である.

【図5】(a)は図4に示したトグルフリップフロップ の最大動作周波数近傍での出力波形を示すグラフ、

(b) は理想的な出力波形を概念的に示すグラフ、

(c) は(a), (b) に示した出力波形に対応する入 カクロック信号波形を示すグラフである。

【符号の説明】

100 データ保持回路

101~112 GaASMESFET

121~127 抵抗

131, 132 ダイオード

133 容量

141~148 端子

150 切換回路


160 定電流源


170 付加電流源


200 マスタ段としてのデータ保持回路


300 スレープ段としてのデータ保持回路

[図2]









フロントページの統き

(72)発明者 寺 田 俊 幸 神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内